Уровни абстракции Verilog HDL

• Модели поведения: модели высокого уровня, в которых моделируется логика.
• Модели RTL: логика моделируется на уровне регистров.
• Структурные модели: логика моделируется на высоком уровне и на уровне регистров.