Verilog за день.

 Verilog за день часть 1

Введение

• Блок диаграмма арбитра
• Низкоуровневое проектирование

Модули

• Код модуля "арбитр"

Типы данных

Операторы

Verilog за день часть 2

Контроль состояния

• If-else
• Case
• While
• For loop
• Repeat
• Итоги

Объявление переменных

• Блок начальной инициализации

Verilog за день часть 3

Блоки always

• Присваивание состояния

Задачи и функции

Verilog за день часть 4

Тесты