История Verilog

Verilog был создан, как проприетарный язык для моделирования аппаратуры компанией Gateway Design, приблизительно в 1984 году. Ходили слухи, что оригинальный язык был разработан заимствованием свойств популярного в то время языка HDL, называвшегося HiLo и традиционного языка программирования, подобного C. В то время Verilog не был стандартизован, самостоятельно развивался и менялся почти во всех выпусках между 1984 и 1990 годами.